Поляков, А. К. Языки VHDL и VERILOG в проектировании цифровой аппаратуры / А. К. Поляков. — Языки VHDL и VERILOG в проектировании цифровой аппаратуры, 2023-05-25. — Электрон. дан. (1 файл). — Москва: СОЛОН-Пресс, 2016. — 314 с. — Гарантированный срок размещения в ЭБС до 25.05.2023 (автопролонгация). — Книга находится в премиум-версии IPR SMART. — Текст. — электронный. — <URL:https://www.iprbookshop.ru/90249.html>.
|
Period
|
Read
|
Print
|
Copy
|
Open
|
Total
|
|
Year 2023
|
0
|
0
|
0
|
3
|
3
|
|
2024
|
0
|
0
|
0
|
0
|
0
|
|
Year 2025
|
0
|
0
|
0
|
5
|
5
|
|
Year 2026
|
0
|
0
|
0
|
1
|
1
|
|
Total
|
0
|
0
|
0
|
9
|
9
|
