Поляков, А. К. Языки VHDL и VERILOG в проектировании цифровой аппаратуры / А. К. Поляков. — Языки VHDL и VERILOG в проектировании цифровой аппаратуры, 2023-05-25. — Электрон. дан. (1 файл). — Москва: СОЛОН-Пресс, 2016. — 314 с. — Гарантированный срок размещения в ЭБС до 25.05.2023 (автопролонгация). — Книга находится в премиум-версии IPR SMART. — Текст. — электронный. — <URL:https://www.iprbookshop.ru/90249.html>.
|
Период
|
Чтение
|
Печать
|
Копирование
|
Открытие
|
Итого
|
|
Последний день
|
0
|
0
|
0
|
0
|
0
|
|
Последние 30 дней
|
0
|
0
|
0
|
0
|
0
|
|
Последние 365 дней
|
0
|
0
|
0
|
3
|
3
|
|
За все время
|
0
|
0
|
0
|
9
|
9
|
